ＣＰＵの仕組み（プロセッサアーキテクチャ）

表示が不十分なときは、□をクリックすると、その部分が別ウインドウに表示されます。

学習のポイント

「ＣＰＵとメモリ」に関するＩＴパスポート試験レベルの知識をもっていることを前提に、ＣＰＵの仕組み－命令の実行方式や高速化技術－に関して、基本情報技術者試験レベルの事項を理解することを目的にします。

キーワード

論理回路、排他的論理和（ＸＯＲ、ＥＯＲ）、否定論理和（ＮＯＲ）、否定論理積（ＮＡＮＤ）、等価演算、論理回路、ビット操作、半加算器、全加算器、フリップフロップ回路
ＣＰＵの構成、ノイマン型コンピュータ、命令とオペラント、マシンサイクル、ＣＰＩ、制御装置、命令デコーダー、有効アドレス、演算装置、ＡＬＵ、汎用レジスタ、バス
アドレス指定方式、直接アドレス指定、間接アドレス指定、ベースアドレス指定、インデックスアドレス指定、再配置可能
ＣＰＵの高速化技術、パイプライン処理、分岐予測、スーパースカラ、ＲＩＳＣ／ＣＩＳＣ、キャッシュメモリ、メモリインタリーブ

論理回路□

ＣＰＵは、論理回路で構築されています。「論理演算」で、論理演算の基礎知識を得ていますので、ここでは回路について説明します。

命令の実行

先に、コンピュータの５大装置について学習しました。そのうち、制御装置と演算装置はＣＰＵにあります。ここでは、プログラム（機械語になった命令）が、ＣＰＵでどのように実行されるのかを学習します。

ＣＰＵの仕組み□

アドレス指定方式□

ＣＰＵの高速化技術□

理解度チェック

第１問

「０１０１０１０１」を入力したとき、すべての０を１にして「００００１１１１」とするビット操作は論理和の操作である。 ☆
×　論理和ではなく論理積である。
フリップフロップ回路は、代表的な順序回路である。 ☆
○
命令を実行するには、Ｆ－サイクル（命令フェッチ）とＥ－サイクル（命令デコード）を繰り返す。これをマシンサイクルという。 ☆
○
クロック周波数はＣＰＩの整数倍になる。 ☆
×　クロック周波数とＣＰＩが逆である。
ベースレジスタには、次に実行される（フェッチされる）命令が格納されているメモリのアドレスが入っている。 ☆
×　ベースレジスタではなく、プログラムカウンタ（プログラムレジスタ）である。
アドレス指定方式のうち、アドレス部の値にインデクスレジスタの値を加算する方式は間接アドレス指定方式である。 ☆
×　（自己）相対アドレス指定
ＣＰＵの命令実行は、
　　　命令フェッチ→命令解読→オペランドフェッチ→有効アドレス計算→命令実行→結果の格納
の順で行う。 ☆
×　有効アドレス計算→オペランドフェッチの順
パイプライン方式は分岐命令が頻繁に出現する場合に効果が高い。 ☆
×　複数の命令が順次実行されることを前提としている。分岐があるとかえって効率が下がる。
ＣＩＳＣは、単純な命令の組合せになので、ワイヤードロジック（結線論理）の回路で構成される。 ☆
×　ＲＩＳＣの説明である。
メモリインタリーブとは、メモリを複数のバンクという領域に分割しておき、並行してデータをアクセスことにより高速化を図る技術である。 ☆
○

過去問題：「確率の基礎」、「ＣＰＵの仕組み」